T/CIITA 104-2021 PKS体系 以太网交换芯片参考板

ICS35.020

CCSL60

团体标准

T/CIITA104—2021

代替T/CIITA104—2020

PKS体系以太网交换芯片参考板

PKSsystem—Ethernetswitchingchipreference

2021-12-20发布2022-02-01实施

中国信息产业商会发布

T/CIITA104-2021

目次

前言.............................................................................III

引言...............................................................................V

1范围.................................................................................1

2规范性引用文件.......................................................................1

3术语和定义...........................................................................1

4缩略语...............................................................................2

5概述.................................................................................3

6参考板组成...........................................................................4

7参考板模块...........................................................................4

8模块配合单元........................................................................10

9参考板电气要求......................................................................11

10参考板适配软件.....................................................................11

11参考板规格.........................................................................11

附录A(规范性)网络交换芯片引脚..................................................13

参考文献........................................................................19

Ⅰ

T/CIITA104-2021

前言

本文件按照GB/T1.1—2020《标准化工作导则第1部分：标准化文件的结构和起草规则》的规定起

草。

本文件由中国信息产业商会团体标准专业委员会提出并归口。

本文件修订了标准起草单位名称，修订了7.1.2网络交换芯片模块、7.3.1时钟模块等模块描述，完

善了附录A网络交换芯片引脚定义。

本文件起草单位：苏州盛科通信股份有限公司、新华三技术有限公司、浪潮思科网络科技有限公司、

烽火通信科技股份有限公司、杭州迪普科技股份有限公司、迈普通信技术股份有限公司、中电（海南）

联合创新研究院有限公司、中国电子信息产业集团有限公司。

本文件主要起草人：成伟、栾冬梅、延皓、郑振华、钱泉、陈瑶、刘绍洋、王俊珂、张华洪、张薏、

党利军。

本文件及其所代替文件的历次版本发布情况为：

——2020年首次发布为T/CIITA104-2020；

——本次为第一次修订。

III

T/CIITA104-2021

引言

相关专利情况说明

本文件的发布机构提请注意，声明符合本文件时，可能涉及到与7.1、7.3、8.1中有关内容相关的专

利的使用。

201611161412.9一种JTAG链路自动实现通道切换的方法及系统

201911071971.4复位信号分发电路及电子电路系统

本文件的发布机构对于该专利的真实性、有效性和范围无任何立场。

该专利持有人已向本文件的发布机构保证，他愿意同任何申请人在合理且无歧视的条款和条件下，

就专利授权许可进行谈判，该专利持有人的声明已在本文件的发布机构备案。相关信息可以通过以下联

系方式获得：

专利持有人名称联系地址

苏州盛科通信股份有限公司中国江苏省苏州市工业园区星汉街5号B幢4楼13/14单元

联系人：刘鑫

通讯地址：中国江苏省苏州市工业园区星汉街5号B幢4楼13/14单元

邮政编码：215021

电子邮件：gov@

电话：+86-0512-62885358

传真：+86-0512-62885870

请注意除上述专利外，本文件的某些内容仍可能涉及专利，本文件的发布机构不承担识别专利的责

任。

V

T/CIITA104-2021

PKS体系以太网交换芯片参考板

1范围

本文件规定了以太网交换芯片参考板（以下简称参考板）的参考板组成、参考板模块、模块配合

单元、参考板电气要求、参考板适配软件、参考板规格等技术要求。

本文件适用于基于参考板的网络交换机硬件板卡的设计、研发和检测工作。

2规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文件，

仅该日期对应的版本适用于本文件；不注日期的引用文件，其最新版本（包括所有的修改单）适用于本

文件。

GB/T6107-2000使用串行二进制数据交换的数据终端设备和数据电路终接设备之间的接口

GB/T9178-1988集成电路术语

T/CIITA100-2021PKS体系术语

3术语和定义

T/CIITA100-2021、GB/T9178-1988界定的以及下列术语和定义适用于本文件。

3.1

PK体系Phytium/Kylinsystem

PKsystem

以飞腾（Phytium）中央处理器（CPU）和麒麟（Kylin）操作系统（OS）为基础的产品、技术、管

理、服务、生态、方案和应用的集成系统。

[来源：T/CIITA100-2021，3.1.1]

3.2

PKS架构Phytium/Kylin/securityarchitecture

PKSarchitecture

基于飞腾（Phytium）中央处理器（CPU）和麒麟（Kylin）操作系统（OS），具有双体系防护结构，

具备内生内置安全能力的自主安全体系架构。

[来源：T/CIITA100-2021，3.1.2]

3.3

PKS体系Phytium/Kylin/securitysystem

PKSsystem

基于PKS架构（3.2）的PK体系（错误！未找到引用源。）。

[来源：T/CIITA100-2021，3.1.3]

3.4

锁相环phase-lockedloop

是一种利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反馈控制系统。

1

T/CIITA104-2021

3.5

封装package

半导体集成电路的全包封或部分包封体，它提供机械保护、环境保护、外形尺寸。封装可以包含或

提供引出端，它对集成电路的热性能产生影响。

3.6

结温junctiontemperature

电子设备中半导体（器件）的实际工作温度。

3.7

光电复用接口combo

逻辑上是光电复用的接口，但两者不能同时工作。

3.8

主从设备模式masterslave

将设备分为主设备和从设备，主设备负责分配工作并整合结果，或作为指令的来源；从设备负责完

成工作，一般只能和主设备通信。

3.9

看门狗watchdog

本质上来说就是一个定时器电路，一般有一个输入和一个输出，其中输入叫做喂狗，输出一般连接

到另外一个部分的复位端。

3.10

喂狗servicethedog

看门狗电路的输入机制。

3.11

总线bus

计算机组件间规范化的交换数据的方式，即以一种通用的方式为各组件提供数据传送和控制逻辑。

3.12

RS232接口RS-232interface

GB/T6107定义的串行数据通信接口标准，等同于EIA-RS-232。

4缩略语

下列缩略语适用于本文件。

1PPS秒脉冲（1pulsepersecond）

BGA球栅阵列结构（ballgridarray）

CPU中央处理器（centralprocessingunit）

DXAUI20吉比特以太网连接单元接口（20gigabitethernetattachmentunitinterface）

E2PROM电可擦除可编程只读存储器（electrically-erasableprogrammableread-only

memory）

EPLD可擦除可编辑逻辑器件（erasableprogrammablelogicdevice）

GBPS每秒传输速度为1吉比特（gigabitbitpersecond）

GPIO通用型输入输出（general-purposeinput/output）

2

T/CIITA104-2021

HSS高速SerDes（highspeedserdes）

I2C集成电路总线（inter-integratedcircuit）

IPV4互联网通信协议第四版（internetprotocolversion4）

IPV6互联网协议第6版（internetprotocolversion6）

JTAG联合测试工作组（jointtestactiongroup）

LED发光二极管（lightemittingdiode）

MAC媒体介入控制层（mediaaccesscontrol）

MDC元数据控制器（metadatacontroller）

MDIO管理数据输入输出（managementdatainput/output）

MII媒体独立接口（mediaindependentinterface）

MUX多路复用器（multiplexer）

NAT网络地址转换（networkaddresstranslation）

NAT64IPv6地址向IPv4地址转换（networkaddresstranslationIPv6toIPv4）

PCIE高速串行计算机扩展总线（peripheralcomponentinterconnectexpress）

PHY物理层（physicallayer）

PTP精确时间协议（precisiontimeprotocol）

QOS服务质量（qualityofservice）

QSFP+4通道10吉比特小封装热插拔收发器（quadsmallform-factorpluggable）

QSFP284通道28吉比特小封装热插拔收发器（quad28gsmallform-factorpluggable）

RTC实时时钟（realtimeclock）

SERDES串行器与解串器（serializer&deserializer）

SFI可扩展SerDes成帧器接口（scalableserdesframerinterface）

SFP小封装热插拔收发器（smallform-factorpluggabletransceiver）

SFP+10吉比特小封装热插拔收发器（10gigabitsmallform-factorpluggable

transceiver）

SMA超小型A版（subminiatureversionA）

SGMII串行吉比特媒体独立接口（serialgigabitmediaindependentinterface）

SPI串行外设接口（serialperipheralinterface）

TBPS每秒传输速度为1太比特(terabitspersecond)

SYNCINF同步接口（synchronousinterface）

SYNCE同步以太网（synchronousethernet）

TOD日时间（timeofday）

USB通用串行总线（universalserialbus）

VLAN虚拟局域网（virtuallocalareanetwork）

XAUI10吉比特以太网连接单元接口（10gigabitethernetattachmentunitinterface）

XFI10吉比特速率以太网接口（10Gb/Sserialelectricalinterface）

5概述

参考板主要用于网络交换机和交换板卡的硬件设计参考，实现以太网路由交换系统数据包的解析、

封装和转发。数据包从网络接口发送至网络交换芯片，在入方向处理引擎按照数据包协议进行解析；解

析的结果进行相关入口策略表项的查询；按照查询结果确定转发策略；在不同的转发队列之间进行流量

管理；按QoS策略的结果转发至出口数据包处理引擎，再次进行数据包解析、出口策略表项查询；按照

查询结果确定转发策略和数据包编辑；最后数据包从网络接口转发出网络交换芯片。

参考板可提供两种接口配置形态，24个QSFP+接口形态，交换容量为960Gbps；或者20个QSFP+加上4

个QSFP28接口形态，交换容量为1.2Tbps。两条PCIe2.0通道经过连接器与CPU子模块对接，可实现CPU

对交换芯片子模块的管理以及数据上传。两组I2CMasterBUS通过I2C总线复用器扩展为32组独立的I2C

BUS，用于光模块的管理。参考板架构框图见图1。

3

T/CIITA104-2021

风扇模块

飞腾

CPU模块

电源模块

CPU子模块连接器

CPU子模块连接器

盛科

时钟模块

网络交换芯片模块

网络接口模块

图例双向信号传输通道

图1参考板架构框图示意

6参考板组成

6.1参考板模块

参考板主要组成模块见表1。

表1参考板主要组成模块

编号参考板组成描述

网络交换芯片及外围接口电路可通过连接器与CPU子模块连

1网络交换芯片模块

接构成完整的网络交换硬件系统

CPU及外围电路模块，可通过连接器与网络交换芯片子模块连

2CPU模块

接构成完整的网络交换硬件系统

3时钟模块本地时钟及时钟同步系统，为参考板提供时间和时钟同步

4电源模块为参考板各模块供电

5风扇模块4个可热插拔风扇，为参考板各模块提供散热功能

6网络接口模块为参考板以太网网络数据连接的硬件接口

6.2模块配合单元

参考板模块配合单元见表2。

表2参考板模块配合单元

编号模块配合单元描述

2

1总线设计单元包括CPU、网络交换芯片与IC总线的连接

2上电、复位设计单元参考板上电启动、复位原理

7参考板模块

4

T/CIITA104-2021

7.1网络交换芯片模块

7.1.1网络交换芯片概述

网络交换芯片，用于完成数据包的交换和转发。芯片提供以太网二层交换、三层路由、VLAN等功能：

—二层功能，符合多生成树协议、协议敏感VLAN、快速生成树协议

—IPv4路由特性，符合无类别域间路由、单播和组播路由协议

—IPv4与IPv6双栈协议转发，提供独立的路由表单独执行对IPv4和IPv6的路由查找

—IPv4与IPv6地址转换，NAT、NAT64等功能

网络交换芯片最大单接口带宽100Gbps，整体交换带宽1.2Tbps，芯片采用倒装塑料焊球阵列FC-PBGA

1825封装，芯片共有1825个引脚，网络交换芯片引脚详细定义见附录A。

7.1.2网络交换芯片模块

网络交换芯片模块包含网络交换芯片及外围接口电路，可通过连接器与CPU子模块连接构成完整的

网络交换硬件系统。

a)网络交换芯片模块框图

网络交换芯片模块框图见图2。

CPU模块连接器12V

S0I2C_SlavePCIE0PCIE1I2C_M0I2C_M1S0MUX

S1S1

S2S2

Port25_I2C

S3S3I

2

CPort26_I2C

S4S4

HS0HS1桥

S5盛科S5Port27_I2C

片1

S6网络交换芯片S6Port28_I2C

S7S7Port1_I2C

S8S8Port2_I2C

I

2

S9S9C

.

.

CS0CS1桥.

S0S1S1S0片2Port7_I2C

Port8_I2C

Port9_I2C

I

2Port10_I2C

C

.

.

桥.

片3Port15_I2C

1357911131517192123Port16_I2C

Port17_I2C

I

246810121416182022242Port18_I2C

C

.

.

.

24x40GbE/20x40GbE+4x100GbE桥

片4Port23_I2C

Port24_I2C

图例双向信号传输通道单向信号传输通道

图2网络交换芯片模块框图

注：图2中的全部引脚的定义见附录A。

b)网络交换芯片模块与CPU模块连接框图

网络交换芯片模块与CPU模块连接见图3。

5

T/CIITA104-2021

网络交换芯片模块CPU模块

LocalBusLocalBus

CPU_GE_MDICPU_GE_MDI

CPU_GPIOxCPU_GPIOx

CPU_INTxCPU_INTx

JTAGJTAG

RS232RS232

USBUSB

连接器

SPISPI