T/SICA 004-2023 音频用集成电路信号传输与控制接口要求

ICS31.200

CCSL56

SICA

团体标准

T/SICA004—2023

音频用集成电路信号传输与控制接口要求

Signaltransmissionandcontrolinterfacerequirementsforaudiointegratedcircuits

2023-12-26发布2024-1-26实施

上海市集成电路行业协会发布

T/SICA004—2023

目次

前言.................................................................................II

引言................................................................................III

1范围................................................................................1

2规范性引用文件......................................................................1

3术语和定义..........................................................................1

4缩略语..............................................................................1

5音频接口总线系统架构................................................................2

5.1基本要求........................................................................2

5.2总线要求........................................................................2

5.3数据和控制流组合................................................................3

6接口要求............................................................................4

6.1位时钟(BCK).....................................................................4

6.2帧时钟(WCK)....................................................................4

6.3串行信号1(DATA_MOSI)...........................................................4

6.4串行信号2(DATA_MISO)...........................................................4

7电平与时序要求......................................................................4

8应用协议............................................................................4

8.1面向对象的协议..................................................................4

8.2诊断协议........................................................................5

8.3控制指令........................................................................5

9测试................................................................................5

9.1概述............................................................................5

9.2数据流测试标准..................................................................5

9.3控制流测试标准..................................................................6

附录A（资料性）控制流帧结构示例......................................................7

附录B（资料性）接口电平时序要求示例..................................................8

附录C（资料性）读写指令时序示例.....................................................10

参考文献.............................................................................11

I

T/SICA004—2023

前言

本文件按照GB/T1.1—2020《标准化工作导则第1部分：标准化文件的结构和起草规则》的规定

起草。

本文件由上海市集成电路行业协会提出并归口。

本文件起草单位：上海艾为电子技术股份有限公司、上海市质量和标准化研究院、上海市集成电路

行业协会、维沃移动通讯有限公司、歌尔股份有限公司、科大讯飞股份有限公司。

本文件主要起草人：郭奕武、姚炜、张正敏、石建宾、吴浩成、娄声波、杜黎明、程剑涛、张海军、

霍哲珺、戴宇欣、吕洋、苏泗维、袁梦、何姚军、兰红丽、刘顺、王傅磊。

本文件版权归上海市集成电路行业协会所有。除非另有规定或仅为了本文件的实施所需，否则未经

事先书面授权，不得以任何形式或以任何方式（电子或机械方式）复制引用本文件，包括影印或发布在

互联网或内联网上。可通过以下联系方式申请授权：

邮箱：wuhaocheng@

网址：/

II

T/SICA004—2023

引言

本文件的发布机构提请注意，声明符合本文件时，可能涉及到以下与音频用信号传输与控制接口相

关的专利的使用。

专利申请号专利名称专利持有人

数据传输接口、方法、装置、电子设备

202310565807.9上海艾为电子技术股份有限公司

及计算机存储介质

本文件的发布机构对于该专利的真实性、有效性和范围无任何立场。

该专利持有人已向本文件的发布机构承诺，他愿意同任何申请人在合理且无歧视的条款和条件下，

就专利授权许可进行谈判。该专利持有人的声明已在本文作的发布机构备案。相关信息可以通过以下联

系方式获得：

专利持有人：上海艾为电子技术股份有限公司。

地址：上海市秀文路908号B座15F。

邮政编码：201100。

联系人：姚炜，电话：+86(21)54271166，邮箱：yaowei@。

请注意除上述专利外，本文件的某些内容仍可能涉及专利。本文件的发布机构不承担识别专利的责

任。

III

T/SICA004—2023

音频用集成电路信号传输与控制接口要求

1范围

本文件规定了音频总线系统架构，接口、电平、时序、应用协议以及测试等要求。

本文件适用于音频链路音频功放、音频编解码器等具有音频数据或控制信号传输功能要求的集成电

路产品。

2规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文件，

仅该日期对应的版本适用于本文件；不注日期的引用文件，其最新版本（包括所有的修改单）适用于本

文件。

GB/T9178集成电路术语

GB/T17573半导体器件分立器件和集成电路第1部分：总则

GB/T17574半导体器件集成电路第2部分：数字集成电路

GB/T17940半导体器件集成电路第3部分：模拟集成电路

3术语和定义

GB/T9178界定的以及下列术语和定义适用于本文件。

3.1

控制流controlstream

在音频设备间传输的控制与状态信息。控制信息一般由主机发送给从机，控制音频设备的工作模式；

状态信息一般由从机发送给主机，显示从机状态。

3.2

数据流datastream

在音频设备间传输的音频数据信息。

4缩略语

下列缩略语适用于本文件。

I2S：集成电路音频总线（Inter-ICSound）

I2C：集成电路控制总线（Inter-ICControl）

TDM：时分复用(Time-divisionmultiplexing)

DDR：双倍速率（DoubleDataRate）

BCK：位时钟（BitClock）

WCK：帧时钟（WordClock）

DATA_MISO：主入从出数据（DATAofMasterInputSalveOutput）

DATA_MOSI：主出从入数据（DATAofMasterOutputSalveInput）

DAC：数模转换（Digital-to-AnalogConvert）

ADC：模数转换（Analog-to-DigitalConvert）

PA：功率放大器（PowerAmplifier）

MIC：传声器（Microphone）

Codec：编解码器（Coder-Decoder）

RD：读指令（ReadCommand）

1

T/SICA004—2023

WR：写指令（WriteCommand）

CMD：控制检测指令（Control&MonitorCommand）

MSB：最高位（MostSignificantBit）

LSB：最低位（LeastSignificantBit）

5音频接口总线系统架构

5.1基本要求

本文件定义的故障识别、处理和上报应基于音频集成电路基本功能正常且稳定，音频集成电路应符

合GB/T17573、GB/T17574、GB/T17940等基本要求。

5.2总线要求

5.2.1该接口应用于音频设备之间传输音频数据和控制监测信号，可实现全双工通信。音频设备之间

可同时传输音频数据与控制监测信号。该总线应为四线接口，包括：

a)帧时钟（WCK），用于指示每一帧的起始位置。

b)位时钟（BCK），每个时钟的上升沿驱动/采样1比特数据信号，下降沿驱动/采样1比特控制

信号。

c)串行信号1（DATA_MOSI），主机可在BCK时钟上升沿和下降沿驱动数据到DATA_MOSI，发送

给从机，从机在BCK时钟的下降沿和上升沿采样DATA_MOSI的数据。

d)串行信号2（DATA_MISO）,从机可在BCK时钟上升沿和下降沿驱动数据到DATA_MISO，发送给

主机，主机可在BCK时钟的上升沿和下降沿采样DATA_MISO的数据。

5.2.2单从机总线系统框架见图1，该接口中的BCK与WCK信号，既可由主机产生，也可由其他设备

产生，提供给主机与从机。多从机总线系统框图见图2，主机可同时与多个从机通信，DATA_MOSI和

DATA_MISO为两根单向信号线，且方向相反，实现主机与从机间的全双工通信。

帧时钟

位时钟

主机串行信号1从机

串行信号2

控制端

帧时钟