T/CIE 150-2022 现场可编程门阵列(FPGA)芯片时序可靠性测试规范

ICS31020

CCSL.05

团体标准

T/CIE150—2022

现场可编程门阵列FPGA芯片

()

时序可靠性测试规范

TiminreliabilittestsecificationoffieldrorammableatearraFPGA

gyppggy()

2022-12-31发布2023-01-31实施

中国电子学会发布

中国标准出版社出版

T/CIE150—2022

目次

前言

…………………………Ⅰ

引言

…………………………Ⅱ

范围

1………………………1

规范性引用文件

2…………………………1

术语和定义

3………………1

一般要求

4…………………2

试验环境

4.1……………2

测试设备

4.2……………2

测试系统构建

4.3………………………2

测试注意事项

4.4………………………3

输入输出单元端口状态

4.5……………3

测试流程

4.6……………3

详细要求

5…………………4

功能完整性检测

5.1……………………4

硬核时序可靠性测试

5.2FPGAIP……………………4

接口时序可靠性测试

5.3FPGAIP……………………5

互联时序可靠性测试

5.4FPGA………………………5

环境应力下芯片时序可靠性测试

5.5FPGA…………6

测试报告

6…………………6

T/CIE150—2022

前言

本文件按照标准化工作导则第部分标准化文件的结构和起草规则的规定

GB/T1.1—2020《1:》

起草

。

请注意本文件的某些内容可能涉及专利本文件的发布机构不承担识别专利的责任

。。

本文件由中国电子学会可靠性分会提出并归口

。

本文件起草单位工业和信息化部电子第五研究所黄河科技学院广东工业大学深圳市紫光同创

:、、、

电子有限公司成都华微电子科技股份有限公司广东高云半导体科技股份有限公司上海安路信息科

、、、

技股份有限公司深圳市国微电子有限公司中国航天科技集团第九研究院第研究所上海复旦微

、、772、

电子集团股份有限公司

。

本文件主要起草人雷登云余永涛杨东曲晨冰孙宸夏益民王力纬侯波来萍张洋洋郭海松

:、、、、、、、、、、、

刘远廖步彪冯成燕周奇袁智皓唐伟东王文锋俞剑

、、、、、、、。

Ⅰ

T/CIE150—2022

引言

器件具备灵活的可配置性被广泛应用于通信医疗工业等各个领域不同于芯片级

FPGA,、、。SoC

的核实现方式在上的核质量水平依赖质量水平以及二者之间的配合情况随着

IP,FPGAIPFPGA。

平台规模的集成度越来越高内部等资源的不断丰富核在平台上

FPGA,DSP、BRAM、DCM,IPFPGA

的实现不可避免需要应用到平台上的内部资源由于不同综合条件下核在中的综

FPGA。,IPFPGA

合形式和资源分布不同对核时序会产生不同的影响充分测试平台上核时序可靠性

,IP。FPGAIP、

对应用具有重要意义

FPGA。

Ⅱ

T/CIE150—2022

现场可编程门阵列FPGA芯片

()

时序可靠性测试规范

1范围

本文件规定了芯片时序可靠性测试包含了硬核接口互联等模块的时序可靠性评

FPGA,IP、IP、

估方法

。

本文件适用于的提供者使用者和第三方评价芯片的时序可靠性

FPGA、FPGA。

注第三方是指在芯片交付过程中进行认证和提供鉴定试验等服务的独立机构

:FPGA、。

2规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款其中注日期的引用文

。,

件仅该日期对应的版本适用于本文件不注日期的引用文件其最新版本包括所有的修改单适用于

,;,()

本文件

。

集成电路术语

GB/T9178

半导体集成电路封装术语

GB/T14113

半导体器件集成电路第部分数字集成电路

GB/T175742:

半导体集成电路现场可编程门阵列测试方法

SJ/T11706

3术语和定义

和界定的以及下列术语和定义适用于本文件

GB/T9178、GB/T14113GB/T17574。

31

.

查找表lookuptableLUT

;

每当输入一个信号就等于输入一个地址进行查表找出地址对应的内容并输出

,,。

32

.

输入输出单元inputoutputblockIOB

;

与外界的接口用于完成不同电气特件下对输入输出信号的驱动与匹配要求

FPGA,/。

来源

[:SJ/T11706—2018,3.1]

33

.

可配置逻辑模块configurablelogicblockCLB

;

内的基本逻辑单元用于实现用户定义的基本逻辑功能

FPGA,。

来源

[:SJ/T11706—2018,3.2]

34

.

数字时钟管理模块digitalclockmanagerDCM

;

内的时钟单元用于实现用户定义的基本逻辑功能

FPGA,。

1