适用范围：本文件描述了微波电路限幅器主要电参数的测试方法。 本文件适用于微波电路限幅器，包含无源限幅器、半有源限幅器、有源限幅器等。

适用范围：本文件规定了集成电路(IC)电磁兼容(EMC)宏建模的框架和方法，规定了IEC 62433其他部分中常用术语的定义、不同的建模方法以及标准化的每个模型类别的要求和数据交换格式。

适用范围：本文件规定了12 in及以下尺寸集成电路三维封装带凸点圆片的减薄工艺(以下简称减薄工艺)过程和评价要求。 注： 1 in=2.54 cm。

适用范围：本文件规定了系统级封装（SiP）一体化基板通用要求，包括一体化基板总体要求、特性定义、设计、验证、制造、检验、交付、产品转运、贮存等方面要求。 本文件适用于系统级封装（SiP）中成为成品外壳整体一部分的底部基板。

适用范围：本文件描述了集成电路（IC）对射频（RF）辐射电磁骚扰的抗扰度测量方法。本文件适用的频率范围为150 kHz～1 GHz或为TEM小室和宽带TEM小室的特性决定的频率范围。

适用范围：本文件给出了几种知识产权（IP)核保护方案和策略，主要包括法律保护手段、技术保护手段和探测跟踪手段。本文件适用于IP核提供者和IP核使用者参照选择适合的IP核保护和管理方案。 本文件不涉及IP核设计流程中要使用到的电子设计自动化（EDA）工具的保护。

适用范围：本文件给出了评价集成电路（IC）对快速传导同步瞬态骚扰抗扰度试验方法的通用信息和定义。这些信息包括试验条件、试验设备、试验布置、试验程序和试验报告的内容要求。 本文件的目的是描述通过建立相同的试验环境获得IC抗扰度的定量度量的通用条件，同时也描述了预期会影响试验结果的关键参数。与本文件的偏离需在试验报告中明确地注明。 本文件给出的同步瞬态抗扰度测量方法是使用具有不同幅值、持续时间和极性的，上升时间快速的短脉冲以传导的方式耦合给IC。在本方法中，施加的脉冲需与IC的功能运行同步，目的是确保可控的和可复现的条件。

适用范围：本文件提供了复杂集成电路的设计流程和各阶段设计质量保证工作内容。 本文件适用于指导复杂集成电路设计流程建立和质量保证。

适用范围：本文件规定了12 in及以下尺寸集成电路三维封装带凸点圆片划片工艺（以下简称划片工艺）的一般要求、详细要求和评价要求。 注： 1 in=2.54 cm。 本文件适用于12 in及以下尺寸集成电路三维封装带凸点圆片划片工艺。

适用范围：本文件规定了集成电路三维封装中使用引线键合工艺及倒装工艺进行的芯片叠层工艺过程和评价要求。 本文件适用于集成电路三维封装中使用引线键合及倒装工艺进行叠层的电路。

适用范围：本文件界定了系统级封装（SiP）在生产制造、工程应用和产品试验等方面与材料、工艺、组装、封装相关的通用术语和专用术语。 本文件适用于与系统级封装相关的生产、科研、教学和贸易等方面的应用。

适用范围：本文件规定了宇航用微波集成电路芯片的技术要求、质量保证规定和交货准备。本文件适用于宇航用微波集成电路芯片（以下简称“芯片”)的设计、生产和产品质量保证。

适用范围：本文件描述了4 Mb/s数字式时分制指令/响应型多路传输数据总线电气性能测试和协议测试的测试方法。本文件适用于4 Mb/s数字式时分制指令/响应型多路传输数据总线的器件、板卡、设备、子系统或系统的测试。

适用范围：本文件规定了模拟/混合信号知识产权（IP）核质量的评测内容，包括IP核的文档质量、IP核的电路设计质量、物理设计质量、模型质量、IP核功能验证质量和IP核流片验证质量等。本文件适用于模拟/混合信号IP核的提供者、使用者和第三方评测模拟/混合信号IP核的质量，包括完备性和可复用性，并不涵盖具体功能和性能的评测。

适用范围：本文件界定了基于硅通孔(TSV)或凸点实现堆叠芯片的多芯片集成电路的术语和定义。 本文件适用于基于硅通孔(TSV)或凸点实现堆叠芯片的多芯片集成电路的制造和测试。

适用范围：本文件规定了模拟/混合信号知识产权(IP)核交付项及推荐格式或语言的要求。本文件适用于模拟/混合信号IP核的测试、交换与集成。

适用范围：本文件规定了在芯片键合过程中使用多个叠层集成电路之间初始校准和校准保持的要求。定义了校准标记和操作步骤。本文件只适用于使用电耦合方法进行的芯片间校准。

适用范围：本文件规定了集成电路金属封装外壳的材料、镀覆、设计和结构、电特性、外观质量及环境适应性等方面的技术要求和检验方法。 本文件适用于集成电路金属封装外壳（以下简称“外壳”）的研制、生产、交付和使用。

适用范围：本文件提供了硅通孔（TSV）三维封装的工艺开发验证用可靠性试验方法指南。 本文件适用于采用先通孔、中通孔以及后通孔三种工艺流程制造的TSV三维封装的工艺验证试验。

适用范围：本文件规定了集成电路知识产权(IP)核的设计开发过程中的一般要求和详细设计要求。 本文件适用于集成电路IP核的开发、转让和集成过程。